可编程逻辑器件电路设计课程设计报告-多功能数字钟的FPGA实现

本系统采用模块化的设计方式，重复使用的功能模块均以组件（Component）的形式存在，一边相关块的调用，主程序内用不同功能块构成一个完整的结构。将所有的组件收集在同一个程序包my_pkg中。本设计主要使用了VHDL 语言，采用的FPGA 开发平台是Maxplus2，而设计一个多功能数字钟，在Maxplus2 开发平台下进行了编译、仿真、下载，实现了基本计时显示和设置、调整时间、报时和闹钟功能。